2025/06/20
148 Item Inspeksi untuk Desain PCB - Daftar Periksa PCB
148 Item Inspeksi untuk Desain PCB - Daftar Periksa PCB
I. Tahap Input DataApakah material yang diterima dalam proses sudah lengkap (termasuk: diagram skematik, file *.brd, daftar material, deskripsi desain PCB, serta persyaratan desain atau perubahan PCB, deskripsi persyaratan standarisasi, dan file deskripsi desain proses)2. Konfirmasi bahwa template PCB sudah diperbarui3. Konfirmasi bahwa perangkat penentu posisi template berada di posisi yang benar4. Apakah deskripsi desain PCB, serta persyaratan untuk desain atau modifikasi PCB dan persyaratan standarisasi, sudah jelas5. Konfirmasi bahwa perangkat dan area kabel yang dilarang pada gambar garis besar telah tercermin pada template PCB6. Bandingkan gambar bentuk untuk mengonfirmasi bahwa dimensi dan toleransi yang ditandai pada PCB sudah benar, dan definisi lubang yang dimetalisasi dan tidak dimetalisasi sudah akurat7. Setelah mengonfirmasi bahwa template PCB sudah akurat dan bebas kesalahan, sebaiknya kunci file struktur untuk mencegahnya dipindahkan karena pengoperasian yang tidak disengaja148 Item Inspeksi untuk Desain PCB - Daftar Periksa PCBII. Tahap inspeksi pasca-layouta. Inspeksi perangkat8. Konfirmasi apakah semua paket perangkat konsisten dengan pustaka terpadu perusahaan dan apakah pustaka paket telah diperbarui (periksa hasil yang berjalan dengan viewlog). Jika tidak konsisten, pastikan untuk Memperbarui Simbol9. Konfirmasi bahwa papan utama dan sub-papan, serta papan tunggal dan papan belakang, memiliki sinyal, posisi, arah konektor yang benar, dan penandaan silk-screen yang sesuai, dan bahwa sub-papan memiliki tindakan anti-salah pasang. Komponen pada sub-papan dan papan utama seharusnya tidak saling mengganggu10. Apakah komponen sudah ditempatkan 100%11. Buka batas tempat dari lapisan TOP dan BOTTOM perangkat untuk memeriksa apakah DRC yang disebabkan oleh tumpang tindih diizinkan12. Tandai apakah titik-titik sudah cukup dan perluUntuk komponen yang lebih berat, mereka harus ditempatkan dekat dengan titik penyangga PCB atau tepi penyangga untuk mengurangi pelengkungan PCBSetelah komponen yang terkait dengan struktur di-layout, sebaiknya kunci mereka untuk mencegah pergerakan posisi yang tidak disengajaDalam radius 5mm di sekitar soket crimping, seharusnya tidak ada komponen di bagian depan yang melebihi tinggi soket crimping, dan tidak ada komponen atau sambungan solder di bagian belakang16. Konfirmasi apakah tata letak komponen memenuhi persyaratan proses (dengan perhatian khusus pada BGA, PLCC, dan soket pemasangan permukaan)Untuk komponen dengan casing logam, perhatian khusus harus diberikan untuk tidak bertabrakan dengan komponen lain, dan ruang yang cukup harus ditinggalkan18. Perangkat terkait antarmuka harus ditempatkan sedekat mungkin dengan antarmuka, dan driver bus backplane harus ditempatkan sedekat mungkin dengan konektor backplane19. Apakah perangkat CHIP dengan permukaan solder gelombang telah diubah menjadi pengemasan solder gelombang?20. Apakah jumlah sambungan solder manual melebihi 50Saat memasang komponen yang lebih tinggi secara aksial pada PCB, pemasangan horizontal harus dipertimbangkan. Sisakan ruang untuk berbaring. Dan pertimbangkan metode fiksasi, seperti bantalan tetap dari osilator kristal22. Untuk komponen yang memerlukan heat sink, pastikan ada jarak yang cukup dari komponen lain dan perhatikan tinggi komponen utama dalam jangkauan heat sinkb. Cek Fungsi23. Saat meletakkan perangkat sirkuit digital dan sirkuit analog pada papan campuran digital-analog, apakah mereka telah dipisahkan? Apakah aliran sinyal masuk akal24. Konverter A/D ditempatkan di seberang partisi analog-ke-digital.25. Apakah tata letak perangkat jam masuk akal26. Apakah tata letak perangkat sinyal berkecepatan tinggi masuk akal27. Apakah perangkat terminal telah ditempatkan secara masuk akal (resistor seri pencocokan ujung sumber harus ditempatkan di ujung penggerak sinyal; Resistor seri pencocokan menengah ditempatkan di posisi tengah. Resistor seri pencocokan terminal harus ditempatkan di ujung penerima sinyal.28. Apakah jumlah dan posisi kapasitor decoupling dalam perangkat IC masuk akal29. Ketika saluran sinyal mengambil bidang level yang berbeda sebagai bidang referensi dan melintasi area pembagian bidang, periksa apakah kapasitor koneksi antara bidang referensi dekat dengan area jejak sinyal.30. Apakah tata letak sirkuit pelindung masuk akal dan kondusif untuk pembagian31. Apakah sekering catu daya papan tunggal ditempatkan di dekat konektor dan tidak ada komponen sirkuit di depannya32. Konfirmasi bahwa sirkuit untuk sinyal kuat dan sinyal lemah (dengan perbedaan daya 30dB) diletakkan secara terpisah33. Apakah perangkat yang dapat memengaruhi pengujian EMC ditempatkan sesuai dengan pedoman desain atau dengan mengacu pada pengalaman yang berhasil. Misalnya: Sirkuit reset panel harus sedikit dekat dengan tombol resetc. Demam34. Komponen sensitif panas (termasuk kapasitor dielektrik cair dan osilator kristal) harus dijauhkan sejauh mungkin dari komponen berdaya tinggi, heat sink, dan sumber panas lainnya35. Apakah tata letak memenuhi persyaratan desain termal dan saluran pembuangan panas (diimplementasikan sesuai dengan dokumen desain proses)d. Catu Daya36. Apakah catu daya IC terlalu jauh dari IC37. Apakah tata letak LDO dan sirkuit di sekitarnya masuk akal38. Apakah tata letak sirkuit di sekitarnya seperti catu daya modul masuk akal39. Apakah tata letak keseluruhan catu daya masuk akale. Pengaturan Aturan40. Apakah semua batasan simulasi telah ditambahkan dengan benar ke Constraint Manager41. Apakah aturan fisik dan listrik diatur dengan benar (perhatikan Pengaturan batasan jaringan daya dan jaringan ground)42. Apakah pengaturan jarak Test Via dan Test Pin sudah cukup43. Apakah ketebalan dan skema lapisan laminasi memenuhi persyaratan desain dan pemrosesan44. Apakah impedansi semua saluran diferensial dengan persyaratan impedansi karakteristik telah dihitung dan dikendalikan oleh aturan148 Item Inspeksi untuk Desain PCB - Daftar Periksa PCBIII. Tahap inspeksi setelah pengkabelane. Pemodelan Digital45. Apakah jejak sirkuit digital dan sirkuit analog telah dipisahkan? Apakah aliran sinyal masuk akal46. Jika A/D, D/A, dan sirkuit serupa membagi ground, apakah saluran sinyal antara sirkuit berjalan dari titik jembatan antara kedua tempat (kecuali untuk saluran diferensial)?47. Saluran sinyal yang harus melintasi celah antara sumber daya harus mengacu pada bidang ground yang lengkap.48. Jika zonasi desain stratum tanpa pembagian diadopsi, perlu untuk memastikan bahwa sinyal digital dan sinyal analog dirutekan secara terpisah.f. Bagian jam dan kecepatan tinggi49. Apakah impedansi setiap lapisan saluran sinyal berkecepatan tinggi konsisten50. Apakah saluran sinyal diferensial berkecepatan tinggi dan saluran sinyal serupa memiliki panjang yang sama, simetris, dan sejajar satu sama lain?51. Pastikan saluran jam bergerak sejauh mungkin ke dalam52. Konfirmasi apakah saluran jam, saluran berkecepatan tinggi, saluran reset, dan saluran radiasi kuat atau sensitif lainnya telah diletakkan sebanyak mungkin sesuai dengan prinsip 3W53. Apakah tidak ada titik uji bercabang pada jam, interupsi, sinyal reset, 100M/gigabit Ethernet, dan sinyal berkecepatan tinggi?54. Apakah sinyal tingkat rendah seperti sinyal LVDS dan TTL/CMOS dipenuhi sebanyak mungkin dengan 10H (H adalah tinggi saluran sinyal dari bidang referensi)?55. Apakah saluran jam dan saluran sinyal berkecepatan tinggi menghindari melewati area melalui-lubang dan melalui-lubang yang padat atau perutean di antara pin perangkat?56. Apakah saluran jam telah memenuhi persyaratan (batasan SI)? (Apakah jejak sinyal jam telah mencapai lebih sedikit vias, jejak yang lebih pendek, dan bidang referensi yang berkelanjutan? Bidang referensi utama harus GND sebanyak mungkin?) Jika lapisan bidang referensi utama GND diubah selama pelapisan, apakah ada GND via dalam 200mil dari via? Jika bidang referensi utama dari level yang berbeda diubah selama pelapisan, apakah ada kapasitor decoupling dalam 200mil dari via?57. Apakah pasangan diferensial, saluran sinyal berkecepatan tinggi, dan berbagai jenis bus telah memenuhi persyaratan (batasan SI)G. EMC dan Keandalan58. Untuk osilator kristal, apakah lapisan ground diletakkan di bawahnya? Apakah saluran sinyal telah dihindari melintasi antara pin perangkat? Untuk perangkat sensitif berkecepatan tinggi, apakah mungkin untuk menghindari saluran sinyal melewati pin perangkat?59. Seharusnya tidak ada sudut tajam atau sudut kanan pada jalur sinyal papan tunggal (umumnya, seharusnya membuat belokan terus menerus pada Sudut 135 derajat. Untuk saluran sinyal RF, yang terbaik adalah menggunakan foil tembaga berbentuk busur atau terukir).60. Untuk papan dua sisi, periksa apakah saluran sinyal berkecepatan tinggi dirutekan dekat dengan kabel ground kembalinya. Untuk papan multi-lapis, periksa apakah saluran sinyal berkecepatan tinggi dirutekan sedekat mungkin dengan bidang groundUntuk dua lapisan jejak sinyal yang berdekatan, cobalah untuk melacaknya secara vertikal sebanyak mungkin62. Hindari saluran sinyal melewati modul daya, induktor mode umum, transformator, dan filter63. Cobalah untuk menghindari perutean paralel jarak jauh dari sinyal berkecepatan tinggi pada lapisan yang sama64. Apakah ada vias pelindung di tepi papan tempat ground digital, ground analog, dan ground terlindungi dibagi? Apakah beberapa bidang ground dihubungkan oleh vias? Apakah jarak melalui-lubang kurang dari 1/20 dari panjang gelombang sinyal frekuensi tertinggi?65. Apakah jejak sinyal yang sesuai dengan perangkat penekan lonjakan pendek dan tebal pada lapisan permukaan?66. Konfirmasi bahwa tidak ada pulau terisolasi dalam catu daya dan stratum, tidak ada alur yang terlalu besar, tidak ada retakan permukaan ground yang panjang yang disebabkan oleh pelat isolasi melalui-lubang yang terlalu besar atau padat, dan tidak ada strip atau saluran sempit67. Apakah vias ground (setidaknya dua bidang ground diperlukan) telah ditempatkan di area tempat saluran sinyal melintasi lebih banyak lantai?h. Catu daya dan ground68. Jika bidang daya/ground dibagi, cobalah untuk menghindari persilangan sinyal berkecepatan tinggi pada bidang referensi yang dibagi.69. Konfirmasi bahwa catu daya dan ground dapat membawa arus yang cukup. Apakah jumlah vias memenuhi persyaratan penahan beban. (Metode perkiraan: Ketika ketebalan tembaga luar adalah 1oz, lebar garis adalah 1A/mm; ketika lapisan dalam adalah 0,5A/mm, arus garis pendek berlipat ganda.)70. Untuk catu daya dengan persyaratan khusus, apakah persyaratan penurunan tegangan telah dipenuhi71. Untuk mengurangi efek radiasi tepi bidang, prinsip 20 jam harus dipenuhi sebanyak mungkin antara lapisan sumber daya dan stratum. Jika memungkinkan, semakin banyak lapisan daya ditarik ke dalam, semakin baik.72. Jika ada pembagian ground, apakah ground yang dibagi tidak membentuk loop?73. Apakah bidang catu daya yang berbeda dari lapisan yang berdekatan menghindari penempatan yang tumpang tindih?74. Apakah isolasi ground pelindung, ground -48V, dan GND lebih besar dari 2mm?75. Apakah area -48V hanya pengembalian sinyal -48V dan tidak terhubung ke area lain? Jika tidak dapat dilakukan, harap jelaskan alasannya di kolom komentar.76. Apakah ground pelindung 10 hingga 20mm ditempatkan di dekat panel dengan konektor, dan apakah lapisan dihubungkan oleh dua baris lubang yang saling terkait?77. Apakah jarak antara saluran daya dan saluran sinyal lainnya memenuhi peraturan keselamatan?i. Area tanpa kainDi bawah perangkat casing logam dan perangkat pembuangan panas, seharusnya tidak ada jejak, lembaran tembaga, atau vias yang dapat menyebabkan korsletingSeharusnya tidak ada jejak, lembaran tembaga, atau lubang tembus di sekitar sekrup pemasangan atau ring yang dapat menyebabkan korsleting80. Apakah ada pengkabelan di posisi yang dicadangkan dalam persyaratan desainJarak antara lapisan dalam lubang non-logam dan sirkuit dan foil tembaga harus lebih besar dari 0,5mm (20mil), dan lapisan luar harus 0,3mm (12mil). Jarak antara lapisan dalam lubang poros kunci pas tarik papan tunggal dan sirkuit dan foil tembaga harus lebih besar dari 2mm (80mil).82. Kulit tembaga dari stratum dalam direkomendasikan lebih dari 2mm dan setidaknya 0,5mm dari tepi papan83. Kulit tembaga dari stratum dalam adalah 1 hingga 2 mm dari tepi pelat, dengan minimum 0,5mmj. Lead-out solder padUntuk komponen CHIP (paket 0805 dan di bawahnya) dengan dua dudukan pad, seperti resistor dan kapasitor, garis cetak yang terhubung ke pad sebaiknya dikeluarkan secara simetris dari tengah pad, dan garis cetak yang terhubung ke pad harus memiliki lebar yang sama. Peraturan ini tidak perlu dipertimbangkan untuk saluran timah dengan lebar kurang dari 0,3mm (12mil)85. Untuk pad yang terhubung ke garis cetak yang lebih lebar, apakah yang terbaik adalah melewati garis cetak yang sempit di tengah? (Paket 0805 dan di bawahnya)86. Sirkuit harus dikeluarkan dari kedua ujung pad perangkat seperti SOIC, PLCC, QFP, dan SOT sebanyak mungkink. Sablon87. Periksa apakah nomor bit perangkat hilang dan jika posisinya dapat mengidentifikasi perangkat dengan benar88. Apakah nomor bit perangkat sesuai dengan persyaratan standar perusahaan89. Konfirmasikan kebenaran urutan pengaturan pin perangkat, penandaan pin 1, penandaan polaritas perangkat, dan penandaan arah konektor90. Apakah penandaan arah penyisipan papan utama dan sub-papan sesuai91. Apakah backplane telah menandai nama slot, nomor slot, nama port, dan arah selubung dengan benar92. Konfirmasikan apakah penambahan sablon sesuai dengan yang dipersyaratkan oleh desain sudah benar93. Konfirmasikan bahwa label papan anti-statis dan RF telah ditempatkan (untuk penggunaan papan RF).l. Pengkodean/Barcode94. Konfirmasikan bahwa kode PCB sudah benar dan sesuai dengan spesifikasi perusahaan95. Konfirmasikan bahwa posisi dan lapisan pengkodean PCB dari papan tunggal sudah benar (seharusnya di sudut kiri atas sisi A, lapisan silk-screen).96. Konfirmasikan bahwa posisi dan lapisan pengkodean PCB dari backplane sudah benar (seharusnya di sudut kanan atas B, dengan permukaan foil tembaga luar).97. Konfirmasikan bahwa ada area penandaan silk-screen putih yang dicetak laser barcode98. Konfirmasikan bahwa tidak ada kabel atau lubang tembus yang lebih besar dari 0,5mm di bawah bingkai barcode99. Konfirmasikan bahwa dalam rentang 20mm di luar area silk-screen putih barcode, seharusnya tidak ada komponen dengan tinggi melebihi 25mmm. Melalui lubang100. Pada permukaan solder reflow, vias tidak dapat dirancang pada pad. Jarak antara via yang biasanya terbuka dan pad harus lebih besar dari 0,5mm (20mil), dan jarak antara via yang ditutupi minyak hijau dan pad harus lebih besar dari 0,1mm (4mil). Metode: Buka Same Net DRC, periksa DRC, lalu tutup Same Net DRC.101. Pengaturan vias seharusnya tidak terlalu padat untuk menghindari patahan skala besar dari catu daya dan bidang ground102. Diameter melalui-lubang untuk pengeboran sebaiknya tidak kurang dari 1/10 dari ketebalan pelatn. Teknologi103. Apakah tingkat penyebaran perangkat 100%? Apakah tingkat konduksi 100%? (Jika tidak mencapai 100%, perlu dicatat dalam komentar.)104. Apakah garis Dangling telah disesuaikan ke minimum? Garis Dangling yang tersisa telah dikonfirmasi satu per satu.105. Apakah masalah proses yang diumpan balik oleh departemen Proses telah diperiksa dengan cermato. Foil tembaga area luas106. Untuk area luas foil tembaga di Top dan bottom, kecuali ada persyaratan khusus, tembaga grid harus diterapkan [gunakan jaring diagonal untuk pelat tunggal dan jaring ortogonal untuk backplane, dengan lebar garis 0,3mm (12 mil) dan jarak 0,5mm (20mil].107. Untuk pad komponen dengan area foil tembaga yang luas, mereka harus dirancang sebagai pad berpola untuk menghindari penyolderan palsu. Ketika ada persyaratan arus, pertama-tama pertimbangkan untuk memperlebar rusuk pad bunga, dan kemudian pertimbangkan koneksi penuhKetika distribusi tembaga skala besar dilakukan, disarankan untuk menghindari tembaga mati (pulau terisolasi) tanpa koneksi jaringan sebanyak mungkin.109. Untuk foil tembaga area luas, juga perlu untuk memperhatikan apakah ada koneksi ilegal atau DRC yang tidak dilaporkanp. Titik uji110. Apakah ada titik uji yang cukup untuk berbagai catu daya dan ground (setidaknya satu titik uji untuk setiap arus 2A)?111. Dikonfirmasi bahwa semua jaringan tanpa titik uji telah dikonfirmasi untuk disederhanakan112. Konfirmasikan bahwa tidak ada titik uji yang telah diatur pada plugin yang tidak diinstal selama produksi113. Apakah Test Via dan Test Pin telah diperbaiki? (Berlaku untuk papan yang dimodifikasi di mana tempat pin uji tetap tidak berubah)q.DRC114. Aturan Spasi Test via dan Test pin harus terlebih dahulu diatur ke jarak yang direkomendasikan untuk memeriksa DRC. Jika DRC masih ada, pengaturan jarak minimum kemudian harus digunakan untuk memeriksa DRC115. Buka pengaturan batasan ke status terbuka, perbarui DRC, dan periksa apakah ada kesalahan yang dilarang dalam DRC116. Konfirmasikan bahwa DRC telah disesuaikan ke minimum. Untuk mereka yang tidak dapat menghilangkan DRC, konfirmasikan satu per satu.r. Titik penentu posisi optik117. Konfirmasikan bahwa permukaan PCB dengan komponen pemasangan permukaan sudah memiliki simbol penentu posisi optik118. Konfirmasikan bahwa simbol penentu posisi optik tidak timbul (silk-screened dan foil tembaga dirutekan).119. Latar belakang titik penentu posisi optik harus sama. Konfirmasikan bahwa pusat titik optik yang digunakan pada seluruh papan adalah ≥5mm dari tepi120. Konfirmasikan bahwa simbol referensi penentu posisi optik dari seluruh papan telah diberi nilai koordinat (disarankan untuk menempatkan simbol referensi penentu posisi optik dalam bentuk perangkat), dan itu adalah nilai integer dalam milimeter.Untuk IC dengan jarak pusat pin kurang dari 0,5mm dan perangkat BGA dengan jarak pusat kurang dari 0,8mm (31 mil), titik penentu posisi optik harus diatur di dekat diagonal komponens. Inspeksi topeng solder
Baca Lebih Lanjut